谈一谈AK4528-高性能24位96kHz音频编解码器

光源加速

特征半导体的相关资讯可以到我们网站了解一下，从专业角度出发为您解答相关问题，给您优质的服务！http://www.icyuanjian.com/

?24位2chADC
-64倍过采样
-全差分输入
-信噪比（N+D）：94dB
-动态范围，信噪比：108dB
-用于抵消偏移的数字HPF
-IF格式：MSB对齐或I2S
?24位2chDAC
-128倍过采样
-24位8倍数字滤波器纹波：±0005dB，衰减：75dB
-SCF
-差分输出
-信噪比（N+D）：94dB
-动态范围，信噪比：110dB
-32kHz、441kHz和48kHz采样的去加重
-输出DATT
–72dBatt-软静音
-IF格式：MSB对齐、LSB对齐或I2S
?高抖动容忍度
?用于音量控制的3线串行接口
?主时钟-256fs384fs2fs768fs1024fs
?5V操作
?3V电源引脚用于3VIF
?小型28针VSOP封装
一般说明
AK4528是96kHz记录系统的高性能24位编解码器。ADC具有增强的双比特架构，具有宽动态范围。DAC使用新开发的AdvancedMultiBit架构，并通过使用SCF（开关电容滤波器）技术现了低带外噪声和高抖动容限。
操作概述
系统时钟输入
AK4528所需的外部时钟是MCLK、BICK和LRCK。MCLK应与LRCK同步，但相位并不重要。MCLK的频率在串行模式下由CMODE、CKS0-1和DFS位设置，在并行模式下由CKS0-1、DFS引脚设置。在PDNpin=“L”期间，应更换CKS0-1和DFS引脚。在RSTADN=RSTDAN=“0”期间，CMODE、CKS0-1和DFS比特发生了变化。
每当AK4528处于正常工作模式（PDN=“H”，ADC和DAC中至少有一个处于正常工作状态）时，外部时钟（MCLK、BICK和LRCK）应始终存在。如果不提供这些时钟，AK4528可能会消耗过多的电流，因为该设备在内部使用了动态刷新逻辑。如果外部时钟不存在，AK4528应处于断电模式（PDN=“L”或通过寄存器设置ADC和DAC断电模式）。
音频串行接口格式
在串行模式下，DIF0-2位支持五种串行格式。在并行模式下，DIF引脚支持两种格式。在所有模式下，串行数据都是MSB先，2的互补格式。SDTO在BICK的下降沿计时，SDTI在上升沿锁定。
并行串行模式控制
当PS=“H”时，AK4528处于并联模式。音频接口格式由DIF引脚选择，DFS和CK0-1引脚选择MCLK的频率。
当PS=“L”时，AK4528处于串行模式。CKS1、CKS0和DIF引脚分别更改为CDTI、CCLK和CSN引脚。DEM0-1和DFS分别连接在引脚和寄存器之间，因此它们能够在串行模式下通过引脚7进行控制。要通过寄存器控制所有功能，请设置DEM0-1和DFS引脚“L”。
数字高通滤波器
ADC有一个数字高通滤波器（HPF）用于消除直流偏移。HPF的截止频率在fs=441kHz时为09Hz，也随采样率（fs）而变化。每个通道的HPF都可以通过寄存器关闭。
输出音量
AK4528在DAC前包括128级（包括MUTE）的数字音量（OATT）。OATT是内部线性插值的对数体积。当级别改变时，向新值的转换需要8031个级别（比较大），并通过软转换完成。因此，没有任何开关噪声。
滤波器
DAC包括IIR滤波器的数字去加重滤波器（tc=5015μs）。该滤波器支持种频率（32kHz、441kHz和48kHz）。此设置由控制寄存器完成，在倍速模式下始终关闭。
软静音操作
在数字域执行软静音操作。当SMUTE变为“1”时，输出信号在1024个LRCK周期内衰减了?∞。当SMUTE“0”时，静音被取消，输出衰减在1024个LRCK周期内逐渐变为0dB。如果在操作开始后的1024个LRCK周期内取消软静音，衰减将停止并恢复到0dB。软静音功能单独于输出音量，这两个功能是级联的。

注：（1）在1024个LRCK周期（1024fs）内，输出信号衰减了?∞。
（2）对应于数字输入的模拟输出具有群延迟（GD）。
（3）如果在1024个LRCK周期内取消软静音，衰减将中断并恢复到0dB。
断电和重置
通过使掉电引脚（PDN）=“L”，将AK4528的ADC和DAC置于掉电模式，同时重置每个数字滤波器。内部寄存器值由PDN=“L”初始化。此重置应始终在通电后进行。
在串行模式下，ADC和DAC的两个控制寄存器的默认值都处于重置状态（RSTADN=RSTDAN=“0”），在完成所需的设置后，应取消每个寄存器。对于ADC，在退出掉电或重置状态后开始模拟初始化循环。因此，输出数据SDTO在LRCK的6个周期后变得可用。在DAC的情况下，初始化周期在PDN=“H”或PWVRbit=“1”后开始。断电模式也可以由寄存器（PWAD、PWDA）控制。
在并行模式下，当PDN设置为“H”时，ADC和DAC都会通电并释放内部重置状态。因此，每个输出立即开始输出。然而，ADCDAC的初始化和OATT（8031fs）的淡入周期是存在的。
串行控制接口
串行控制接口由PS引脚=“L”启用。内部寄存器由3线μP接口引脚写入：CSN、CCLK、CDTI。此接口上的数据由芯片地址（2位，固定为C01=“01”）读写（1位，固定至“1”）、寄存器地址（MSB先，5位）和控制数据（MSB首先，8位）组成。地址和数据在CCLK的上升沿计时。CSN从低到高转换后，数据被锁存。CCLK的比较大时钟速度为5MHz。如果没有访问权限，CSN应为“H”。芯片地址固定为“10”。写入对于访问芯片地址效，“10”除外。PDN=“L”将寄存器重置为默认值。
当PDN=“L”时，内部寄存器被初始化。如果更改PS引脚，请将PDN设置为“L”以重置设备。在串行模式下，内部时序由RSTN=“0”初始化，但寄存器的内容保持不变。
控制寄存器设置顺序
控制寄存器的时钟模式或数据格式设置应在RSTADN=RSTDAN=“0”期间完成，ADCDAC的输出应静音。
1如果使用PDN引脚
（1）设置PDN=“H”。
（2）为时钟模式、数据格式等设置寄存器。
（3）通过将RSTADN或RSTDAN设置为“1”来取消重置状态。请参阅重置控制器寄存器（01H）。
2如果不使用PDN引脚
（1）设置RSTADN=RSTDAN=“0”。
（2）为时钟模式、数据格式等设置寄存器。
（3）通过将RSTADN或RSTDAN设置为“1”来取消重置状态。请参阅重置控制器寄存器（01H）。
注意：这些设置可能会产生爆裂噪音。请从外部静音ADC和DAC的输出。
系统
评估板（AKD4528）可用于演示应用电路、比较佳布局、电源布置和测量结果。
1接地和电源解耦
AK4528需要仔细注意电源和接地布置。VA和VD通常由系统中的模拟电源供电。或者，如果VA和VD是分开提供的，则应注意加电顺序。VT是一个与外部IC接口的电源引脚，由系统中的数字电源供电。AK4528的AGND和DGND应连接到模拟接地平面。系统模拟接地和数字接地应在电源连接到印刷电路板的附近连接在一起。去耦电容器应尽可能靠近AK4528，小值陶瓷电容器比较接近。
2电压基准
VREF和AGND之间的差分电压设置模拟输入输出范围。VREF引脚通常通过01μF陶瓷电容器连接到VA。VCOM是该芯片的信号地。22μF的电解电容器与连接到VCOM引脚的01μF陶瓷电容器并联，消除了高频噪声的影响。VCOM引脚可能负载电流。所有信号，尤其是时钟，应远离VREF和VCOM引脚，以避免不必要的耦合到AK4528。
3模拟输入
IPGA输入为单端，输入电阻为27k?（典型值@fs=441kHz）。输入信号范围与VREF电压成比例，标称值为056xVREFVpp。建议输入直流偏置电压为056VA至060VA，以内部公共电压为中心，约为VA2）。AK4528可以接受从AGND到VA的输入电压。ADC输出数据格式是2的补码。对于正满标度以上的输入，输出代码为7FFFFFH（@24bit），对于负满标度以下的输入，输入代码为800000H（@24bit）。理想的代码是000000H（@24bit），没有输入信号。直流偏移，包括由内部HPF（fc）消除的ADC自身直流偏移=09Hz@fs=441kHz）。AK4528以64fs对模拟输入进行采样。数字滤波器滤除阻带以上的噪声，但64fs的倍数除外。简单的RC滤波器可用于衰减64fs附近的任何噪声，尽管道大多数音频信号在64fs处没有显著的能量。
4模拟输出
模拟输出是全差分输出，标称054xVREFVpp，中心位于内部公共电压（约VA2）。差分输出在外部求和，AOUT+和AOUT-之间的Vout=（AOUT+）?（AOUT?）。如果求和增益为1，则输出范围为54Vpp(typ@VREF=5V）。外部求和电路的偏置电压由外部提供。输入数据格式是2的补码。输出电压为7FFFFFH（@24bit）的正满标度和800000H（@24bit）的负满标度。对于000000H（@24bit），理想的AOUT为0V。
内部开关电容滤波器和外部LPF衰减了德尔塔-西格玛调制器在音频通带之外产生的噪声。差分输出可以消除模拟输出上的任何直流偏移，而需使用电容器。
4外围IF示例
AK4528的数字输入是TTL输入，可以接受标称3V电源的设备信号。当VT电源在标称3V电源下工作时，数字输出可以与标称3V电源的外围设备连接。